封裝技術再進步　傳台積正研發新武器

編譯／莊閔棻

為滿足對先進多晶片處理器不斷增長的需求，台積電正在開發一種利用矩形基板取代傳統圓形晶圓的新型先進晶片封裝方法，帶來重大技術變革。但該開發仍處於早期階段，可能需要幾年時間才能商業化，一但研發成功，將會是台積電技術上的一大轉變。

更大的矩形基板

據報導，台積電的新方法不是使用直徑 300 毫米的晶圓，而是使用尺寸為 510 毫米 x 515 毫米的矩形基板，其可用面積比傳統 300 毫米圓形晶圓多約 3.7 倍，允許每個晶圓生產更多晶片並減少邊緣浪費。然而，新方法需要全新的設備，代表台積電將無法使用傳統的晶圓廠工具，傳台積電目前正在與設備和材料供應商，合作開發這種新的封裝技術，但沒有透露細節。

更多新聞：台積電開始生產英特爾3 奈米製程CPU

CoWoS已不足

台積電表示，他們正「密切關注先進封裝的進展和發展，包括面板級封裝。」該公司目前的先進晶片封裝技術，如 CoWoS，使用的是 300 毫米矽晶圓，儘管這對於為輝達、超微半導體（AMD）、亞馬遜和Google等客戶生產 AI 處理器非常重要，但隨著AI晶片尺寸和複雜性的增加，這些方法的效率可能會下降，因此需要新的矩形基板。   

長期計畫

過渡到矩形基板在技術上具有挑戰性，被認為是長期計畫，可能需要五到十年，為適應新的基板形狀並確保這種先進封裝方法的成功，台積電將需要對設施進行重大檢修，包括升級機械手臂和自動材料處理系統。

參考資料：Tom’s Hardware

瀏覽 3,926 次