工研院「2024 VLSI TSA國際研討會」登場　聚焦異質整合與小晶片、高速運算、AI算力

記者鄧君／新竹報導

工研院主辦的「2024國際超大型積體電路技術研討會（VLSI TSA）」23日在新竹登場，今年聚焦AI人工智慧帶來的科技革新，會中邀請諸多重量級嘉賓，如NTT副總經理Yosuke Aragane、AMD封裝部首席副總裁Dr. Raja Swaminathan、日本SONY半導體解決方案公司研究部總經理Yoshihisa Kagawa等，一同分享異質整合與小晶片、高速運算、AI算力等關鍵趨勢。

工研院表示，2024國際超大型積體電路技術研討會（VLSI TSA）匯集國內外產官學研超過60位專家共襄盛舉，如英特爾、NVIDIA、台積電、聯發科、台達電、台灣應用材料、法國CEA-Leti、imec、意法半導體、日本東京工業大學、日立製作所等，針對半導體產業最新技術帶來多場精闢演講。

NTT副總經理暨無線網路IOWN推進室負責人Yosuke Aragane在演講中談到，創新光學和無線網路（IOWN）是下一代通訊和運算基礎設施，先進的光子技術能夠提供低延遲、靜態延遲、能源效率、敏捷部署的端到端傳輸方式，光子將是實現下一代永續ICT基礎建設的關鍵技術。

德國TU Dresden and NaMLab gGmbH的Dr. Thomas Mikolajick分享鐵電材料對半導體設備的影響，以及在進入高速運算與巨量數據時代下，更快速的鐵電記憶體在半導體產業發展中的重要地位。

imec邏輯CMOS微縮項目負責人Naoto Horiguchi指出，伴隨摩爾定律發展、CMOS電晶體尺寸不斷縮小，尤其進入AI世代、運算效能要更強，透過奈米片堆疊結構設計，對性能、功耗、密度等有很大的幫助，也是CMOS微縮的關鍵，預計2025年CMOS元件會達到2奈米以下。

法國半導體研究機構CEA-Leti Louis Hutin將在演講中表示，半導體量子點和自旋量子位元具有強大的發展潛力，但有尺寸變化、密度、靜態和動態無序等挑戰，因此將從應用程式要求、基本限制、大規模架構等方面做一體化評估，以實現大規模量子計算。AMD封裝部首席副總裁Dr. Raja Swaminathan分享，隨著摩爾定律放緩，如何兼顧晶片高效能運算和節能至關重要，AMD透過3.5D先進封裝實現功耗、效能、面積、成本等最佳化，預計5年內將HPC和AI訓練每瓦效能提高30倍。

AI性能大躍進，帶動運算需求大幅成長，支撐高速運算的背後，是半導體晶片技術不斷演進，VLSI TSA大會主席、工研院電子與光電系統研究所所長張世杰表示，AI人工智慧從早期運用在專業領域，如今逐漸發展成個人標配助理，未來無處不AI的趨勢下，運算需求只會越來越多，而且必須越來越快。從今年大會幾個重要議題來看，可以發現整個產業為了達到更高速的運算、更低的能耗、以及晶片與晶片之間更直接的溝通，將許多製程技術更推進一個層級，像是3.5D封裝、電晶體微縮、或材料的革新等。

瀏覽 346 次