聯發科機器學習導入晶片設計　縮短開發時程

聯發科宣布，近期機器學習導入晶片設計，運用強化學習（reinforcement learning）讓機器自我探索學習，預測晶片最佳電路區塊位置與形狀，可大幅縮短開發時間並建構更強大晶片，此技術將在11月台灣舉行IEEE亞洲固態電路研討會A-SSCC（Asian Solid-State Circuits Conference）時發表，同步申請國際專利。

聯發科指出，AI 先進技術注入新演算法，針對極複雜的晶片設計，決定最佳電路配置，除了決定區塊（block）最佳位，還能調整成最佳形狀，將機器學習應用在最佳化設計，協助工程師花更少時間產出更好成果。

聯發科晶片設計研發本部群資深副總經理蔡守仁表示，聯發科將AI和EDA結合出機器最佳化電路區塊，協助研發人員提高效率並自動執行最佳化任務。技術逐步整合導入聯發科全線開發設計流程，包括手機、電視、網通等晶片，有效提升研發能量並且縮短研發時程。

隨著晶片複雜性不斷提高，如何讓數量龐大的組件處於最佳位置且功能正常，是晶片布局的大挑戰，早期電路區塊布局仰賴人力及經驗，往往需耗時數週才能產出方案給晶片系統開發者使用，聯發科透過跨部門合作，運用AI機器學習演算法，可將時間縮短至一天甚至數小時，加強聯發科在業界的競爭力。（記者／竹二）

瀏覽 692 次