釔摻雜的二維電晶體  克服高接觸電阻障礙

編譯／高晟鈞

北京大學與中國科學院的研究人員透過在二硫化鉬電晶體表層中，摻雜了稀土元素釔，成功改善二維材料的能帶排列，解決了半導體與金屬層接觸面的費米能階釘扎現象，避免了巨大阻抗使得電流難以通過的難題。

費米能階釘扎是什麼?

二維電晶體中的金屬與半導體材料接觸面（蕭特基接觸），會形成一種能量障壁，稱為蕭特基能障（Schottky Barrier）。由於接觸面缺陷，導致某個能級上的能態數量過多，可以接受大量自由電子和空穴，導致半導體摻雜引入的電子或電洞全部填充到缺陷能階中，因此費米能階無法上升或下降，這種現象便被稱為費米能階釘扎（Fermi Level Pinning）。

更多新聞: 下一代類腦運算  新二維隧道電晶體降低能量需求

簡單來說，可以想像一個側面開了孔的寶特瓶，往裡面加水時只要水達到孔洞高度，無論再加多少水，這個系統的液面都不會再升高了。而如何解決二維電晶體中，金屬層與二維半導體間的費米能階釘扎現象，是突破二維材料大規模製造瓶頸的關鍵所在。

釔摻雜改善能帶排列

現今有兩種主流的策略被用來解決費米能階釘扎的難題：對半導體進行重摻雜，或是在界面處引入薄介電層來解耦（去耦合）金屬-半導體的相互作用。

研究人員開發了一種特殊的「等離子體沉積退火」技術來實現MoS₂表層的釔摻雜。由於超精細圖案結構的製備、退火後良好的熱穩定性以及全固態特性，這種PDA摻雜製程可以與先進節點製程的晶圓相容與整合。此外，研究團隊還發明了一種名為選擇性區域單原子層表面摻雜的技術，成功突破傳統工程限制（5nm），首次實現摻雜深度達到0.5nm的原子層極限。

研究團隊所開發的釔摻雜二維電晶體具有良好的歐姆接觸性能，以及出色的開關能力。未來，這些電晶體有望幫助新型1奈米晶片，用於建構更高性能且能耗更低的大規模集成電路。

資料來源:TechXplore

瀏覽 271 次