聯發科推ASIC設計平台 瞄準高速運算商機
記者/潘冠霖
2024年光纖通訊大會(OFC 2024)將於3月24日開幕,而IC設計大廠聯發科於會前3月20日宣布,推出新世代客製化晶片(ASIC)設計平台,與Ranovus合作的CPO解決方案預計於OFC上發表,強攻AI、機器學習和高效能運算市場。
![](https://www.technice.com.tw/wp-content/uploads/2024/03/5E51A537-1127-4936-BC4A-BD4C73DDB233-1024x535-2.jpeg)
聯發科表示,新世代客製化設計平台提供異質整合高速電子與光學訊號的傳輸介面(I/O)解決方案,以聯發科技的共封裝技術,整合高速SerDes處理電子訊號傳輸,以及搭配處理光學訊號傳輸的Ranovus Odin光學引擎,利用可拆卸插槽配置8組800Gbps電子訊號鏈路及8組800Gbps光學訊號鏈路,提高便利性及彈性供客戶調整配置。
更多新聞:專注二手機及AI裝置 神腦另闢商業模式
聯發科指出,新世代客製化晶片設計平台能提供客戶高效能運算(HPC)、人工智慧(AI)、機器學習(ML)和資料中心網路的最新技術。
另外,聯發科展示的異質整合共封裝光學元件(Co-Package Optics,CPO)用112Gbps長距離SerDes(112G LR SerDes)和光學模組。聯發科說明,此光學元件較目前市面上其他方案可進一步縮減電路板面積、降低裝置成本、增加頻寬密度,並降低系統功耗達50%,且Ranovus公司的Odin光學引擎提供內建及外接的雷射光學模組,藉以因應不同的應用情境。
瀏覽 269 次